Tom's Hardware: Bir rapora göre Qualcomm, Huawei’nin LogicFolding çip mimarisinin temelindeki patentleri lisanslayacak;

Kirin 9050 Pro halihazırda bu teknolojiyi kullanıyor ve yapılan bir söküm işlemi, alt katmandaki çip parçasının (die) büyük ölçüde önbellek ve giriş/çıkış (I/O) birimlerinden oluştuğunu gösteriyor.
Huawei’nin Kirin 9050 Pro işlemcisinde aslında ne kadarlık bir mantık birimi (logic) katmanlar halinde üst üste dizilmiş durumda?



Bloomberg’in haberine göre Qualcomm, Huawei’nin LogicFolding çip istifleme yönteminin arkasındaki patentleri lisanslamak üzere bir anlaşmaya vardı. Kirin 9050 Pro’da kullanılan bu teknoloji, neredeyse her bir işlem bloğunu birbirine bağlanmış iki ayrı çip katmanına bölüyor; yapılan söküm incelemeleri ve çip görüntüleri, alt katmanın büyük ölçüde önbellek ve I/O birimlerini barındırdığını ortaya koyuyor.


Bir Huawei sözcüsünün Bloomberg’e verdiği bilgiye göre, Qualcomm ile Huawei arasındaki çok yıllı ve karşılıklı lisanslama anlaşması; 5G cihazları, yapay zeka hizmetleri, yakın ve ortak paketlenmiş optik teknolojileri ile ağ sistemlerini kapsayan geniş bir yelpazeye sahip. Ayrıca bir basın açıklamasına göre Qualcomm; bilişim, yapay zeka, ağ teknolojileri ve diğer alanlardaki belirli Huawei patentlerini de satın almayı planlıyor. Her iki şirketin duyurusunda da herhangi bir patentin, LogicFolding teknolojisinin veya bu teknolojiyi kullanan herhangi bir çipin adı açıkça belirtilmedi.



Bloomberg’in haberi, bu anlaşmayı Huawei’nin çip üretimindeki yetkinliğini doğrulayan ve şirket lehine bir kazanım olarak nitelendiriyor. Anlaşma henüz onay aşamasında bulunuyor ve gelen bilgilere göre Qualcomm, patentleri lisanslamak için Huawei’ye ödeme yapacak. Habere göre LogicFolding teknolojisi, Çin’in EUV litografi makinelerine erişiminin bulunmaması sorununa bir çözüm yolu olarak daha hızlı veri iletimini hedefliyor.
Kirin 9050 Pro, 7 Eylül'de piyasaya sürülen üç katlanabilir Huawei Mate XT 2 akıllı telefonunda kullanılıyor. Ayrıntılı çip testleriyle tanınan Çinli teknoloji inceleme kanalı Geekerwan, parçalarına ayırma işlemi kapsamında çipin bir laboratuvarda kesitinin alınmasını sağladı. "Die-shot" (yonga içi yapı) analizleri yayınlayan yarı iletken araştırmacısı Kurnal da her iki yongaya ait, üzerinde açıklamalar bulunan görüntüleri X platformunda paylaştı. Geekerwan tarafından elde edilen kesit görüntüsü, iki yonganın yüz yüze birleştirildiğini; her ikisinde de işlem birimlerinin üst kısımda yer aldığını ve PLL'lerin (Faz Kilitlemeli Döngüler) ise alt yonga üzerinde bulunduğunu gösteriyor.

LogicFolding, ilk kez 25 Mayıs'ta Şanghay'daki IEEE ISCAS 2026 konferansında, Huawei'nin yarı iletken birimi başkanı He Tingbo tarafından şirketin —transistör boyutu yerine sinyal gecikmesini bir ölçüt olarak kullanan— "Tau Ölçeklendirme Yasası" kapsamında tanıtıldı. Huawei, her iki katmanı da aktif ve tek bir bütün halinde çalışan yapılar olarak tanımlıyor. Dikey ara bağlantılar, enerji tüketimini azaltabilen daha kısa sinyal yolları oluşturulmasını sağlıyor. Pekin Üniversitesi'nin bu teknolojiye yönelik "gerçek 3D" tasarım aracı, yapılan testlerde kablo uzunluğunda %30'luk bir azalma olduğunu gösteriyor.

Huawei'nin yayınladığı belgeler, teknik verileri Kirin 9050 Pro ile örtüşen bir "Kirin 2026" çipini tarif ediyor. TrendForce tarafından aktarılan ve geçen ay yayınlanan bir makalede Huawei, çipin yaklaşık 50 milyon ara bağlantı içeren 1,5 mikrometrelik bir hibrit bağlama aralığına (pitch) sahip olduğunu belirtti. Bu bağlantıların yaklaşık %10 ila %15'i sinyal taşıyor. Çekirdek yönlendirme (routing) mesafesi %20, kritik sinyal yolları ise %70'e varan oranda daha kısa. Aynı performans seviyesinde güç tüketimi; NPU için %66, GPU için %58 ve CPU performans çekirdeği için %41 oranında azaltılıyor. NPU performansı, %63 daha düşük frekans ve daha düşük voltajda 29 TOPS seviyesini koruyor.

Huawei herhangi bir üretim süreci düğümünden (process node) bahsetmiyor. Şirketin yol haritasında; 1 mikrometre aralık ve 100 milyondan fazla ara bağlantı ile Kirin 2027, yaklaşık üç yıl sonrası için ise 720 nanometre aralık ve 200 milyondan fazla bağlantı içeren bir tasarım yer alıyor. Şirket, 2030 civarında Ascend 990 yapay zeka hızlandırıcısında LogicFolding teknolojisini kullanarak 2031 yılına kadar 1,4 nm sınıfı bir yoğunluğa ulaşmayı hedefliyor. TrendForce aracılığıyla Reuters'ın bildirdiğine göre, Kirin çiplerinin tasarımını Huawei'nin çip tasarım birimi HiSilicon üstlenirken, üretimini SMIC'in yaptığı düşünülüyor. Bağlama (bonding) işlemini kimin gerçekleştirdiği ise belirtilmiyor. Kirin 9050 Pro'ya gelince; Geekerwan bu işlemciyi bir Mate 90 Pro Max telefonda test etti. Analizler, iki yonganın (die) metal katmanları hizalanacak şekilde "bakırdan bakıra hibrit bağlama" yöntemiyle birleştirildiğini gösteriyor. Her iki yonganın birleştirilmiş devre katmanları, doğrudan paket tabanına (substrate) değil, iki kalın silikon katmanının arasına yerleştirilmiş durumda. Geekerwan'a göre, ara bağlantılar için alt yonga boyunca yaklaşık 80.000 adet silikon içi geçiş yolu (TSV) uzanıyor ve bunlar, "yasaklı bölgeleri" (keep-out zones) ile birlikte alt yonganın kullanılabilir alanının yaklaşık %8'ini kaplıyor.

Bu yapısal ayrım her iki yongayı da kapsıyor. Geekerwan, büyük CPU çekirdeğinde yürütme birimlerinin üstte yer aldığını, L1 ve L2 önbelleklerinin ise doğrudan yükleme/depolama (load/store) birimlerinin altında bulunduğunu belirtiyor. Kurnal'ın yonga görüntüleri, GPU ve NPU mantık birimlerinin de kendi önbelleklerinin üzerinde konumlandığını gösteriyor. Alt yonga; paylaşımlı L3 önbelleğini, 12 MiB'lık sistem önbelleğini, PLL'leri ve LPDDR, PCIe, kamera, ekran, UFS ve USB arayüzlerini barındırırken; üst yonga ISP, modem ve bellek denetleyicilerini taşıyor. Geekerwan, daha az ısı üreten ve üretim sürecine karşı daha az hassas olan önbellek, G/Ç (I/O) ve PLL birimlerinin alt kısma yerleştirildiğini; daha yoğun işlem gücü gerektiren birimlerin ise biraz daha gelişmiş bir üretim süreciyle üst kısma konumlandırıldığını açıklıyor.

Her bir yonga 120 mm²'nin biraz üzerinde bir alana sahip; bu da önceki çipin 140 mm²'yi aşan boyutundan daha küçük. Dolayısıyla her ikisi için toplam silikon alanı 240 mm²'yi aşıyor ve bu da genel toplamda %70'lik bir artış anlamına geliyor. Huawei'nin lansman verilerine göre, yoğunluk piyasaya çıkış anında 155 MTr/mm²'den 238 MTr/mm²'ye yükselerek yaklaşık %53,5'lik bir artış gösterdi. Dikkat çeken diğer değişiklikler arasında, her iki yonga genelinde %150 oranında büyüyen NPU alanı yer alıyor; Geekerwan bu birimin performansını 68 TOPS INT8 olarak ölçtü. Yapılandırma mantıklı görünüyor ve tasarımın gerekçesi yerleşim düzeniyle örtüşüyor; ancak konunun tam olarak anlaşılabilmesi için bağımsız bir yonga analizi yapılması gerekiyor. Huawei’nin istifleme yaklaşımının rakipleri de mevcut. TSMC’nin SoIC yol haritası; geçen yıl seri üretime giren 3 nm çip istifleme teknolojisiyle birlikte, 2025 için 6 mikrometre ve 2029 için 4,5 mikrometrelik bir bağlantı aralığı (pitch) hedefliyor. Intel’in, Clearwater Forest Xeon işlemcilerle yüksek hacimli üretime ulaşan Foveros Direct teknolojisinin "9 µm aralıkla bakır bağlantı" sunduğu ve ikinci neslinin ise 3 mikrometreyi hedeflediği belirtiliyor. AMD’nin ilk nesil 3D V-Cache teknolojisi, 9 mikrometre aralıklı doğrudan bakır bağlantı kullanarak tam bir CPU kalıbı üzerine 64 MB’lık bir L3 SRAM kalıbı istifliyor. Huawei’nin 1,5 mikrometre iddiası bizzat kendi yayınladığı bir makaleye dayanıyor; bu nedenle yapılacak her türlü karşılaştırmaya ihtiyatla yaklaşmakta fayda var.

Qualcomm’un bu konuya neden ilgi duyabileceğine gelince; Qualcomm Teknoloji Lisanslama Kıdemli Başkan Yardımcısı ve Genel Müdürü John Han, anlaşmanın Qualcomm’un "Huawei’nin 5G ve diğer teknoloji alanlarındaki sürekli inovasyonunu ve fikri mülkiyetini takdir ettiğini" gösterdiğini ifade etti. Bloomberg’in haberine göre, söz konusu patentlerin en azından bir kısmı LogicFolding teknolojisinin temelini oluşturuyor; ancak hiçbir kaynak bu patentlerin hangileri olduğunu açıkça belirtmiyor. More Than Moore Baş Analisti Dr. Ian Cutress, Huawei’nin "Tau Scaling" teknolojisinin ne kadar yeni olduğunu sorgulayarak, X platformunda bunun "sektörün her zaman yaptığı şeyin yeniden paketlenmiş bir hali" olduğunu yazdı.


"Gerekli düzenleyici onayların alınmasıyla" birlikte, karşılıklı lisanslama ve patent satın alma anlaşmasının hayata geçmesi bekleniyor. Bloomberg'in haberine göre anlaşma ayrıca, Hart-Scott-Rodino Yasası kapsamında Federal Ticaret Komisyonu'nun (FTC) incelemesine tabi. Söz konusu ABD yasası, diğer kriterlerin yanı sıra asgari bir işlem tutarı (bu yıl için 133,9 milyon dolar) şartı koşuyor; ancak bu anlaşmanın değeri açıklanmadı.

Nikkei Asia, anlaşma kapsamında net ödemeyi yapan tarafın Qualcomm olacağını bildirdi; Qualcomm'un lisanslama gelirleri, lisans süresinin dolmasının ardından 2025 mali yılının ikinci çeyreğinde Huawei'den gelen telif ödemelerini kapsamaktan çıkmıştı. Bu durum, Huawei'nin Qualcomm lisansları için ödeme yaptığı —ve ilk kez 2001 yılında imzalanan— uzun bir geçmişin ardından gerçekleşiyor. Huawei, 2021'den bu yana lisans kaynaklı harcamalarından daha fazla gelir elde ettiğini belirtiyor. Anlaşma kapsamında, şirketin çip istifleme yönteminin temelini oluşturan patentlerin de ilgili iş koluna dahil edileceği bildiriliyor.
Sektör şimdi FTC incelemesinden çıkacak sonucu bekliyor. Qualcomm'un 2025 mali yılı dördüncü çeyrek sonuçlarının yakında açıklanması bekleniyor.

Kaynak: Qualcomm will license patents behind Huawei’s LogicFolding chip architecture, report says - Shane Downing / Tom's Hardware

.